مدارات ترتیبی

صفحه 1:
مدارهای منطقی فصل ششم _ مدارات ترتیبی تدریس مدارهای منطقیر برای اطلاعات بیشتر تماس بگیرید تاو شماره تماس: 09125773990 09371410986 : پست الکترونیک ‎TargetLearning@gmail.com‏ 

صفحه 2:
مدارات ترتيبى 

صفحه 3:
Latch ه بر و بر بر و و بر ۱ 

صفحه 4:


صفحه 5:
»© : . پالس های ساعت که باعث همگام سازی مدار می شود ام | CLK 

صفحه 6:
؛انواع فليب فلاب اه ‎RS) JK‏ اییف دوم 9 0 0 Q(t) Q 0 1 0 A 1 0 1 1 1 ‏نامعین‎ ‎CLK ( جدولمشخصه ) 

صفحه 7:
انواع فلیپ فلاپ ها: (ادامه) فلييفلاب ‎JK‏ 6۱ 0 0 1 4 10 

صفحه 8:
انواع فلیپ فلاپ ها: (ادامه) DT wi ‏فلاپ‎ T Q T | atte 8 0 [00 CLK u | ae D 9 ‏م‎ | 96+ = ‏و01‎ ‎CLK Q 3 1 

صفحه 9:
مثال ۱: به کمک فلیپ فلاپ[ یک فلیپ فلاپ ۲.بسازید CLK 

صفحه 10:
مثال0 : به کمک فلیپ فلابا[ يك فليب فلاب 0 ,بسازید 0 1 Q(t+ 0۱ jC (t) ‏دا‎ a ۱۵| 6 a not Qit) 910 CLK 

صفحه 11:
مثال : به کمک فلیپ فلاپ7 یک فلیپ فلاپ »ال .بسازید Qt) J KET | + o © 0 0 94 0 0 oO 0 0 1 1 0 ٩ ‏و0‎ 1 JK 0 aa Q(t)\_00 01 11 0 0 1 5 ao va 0 CL 0 ۱ 1 | [ep 0 0 0 1 » ‏با ود بس‎ 1 0 T=J Q(t) + K Q(t) 0 0 0 

صفحه 12:
مثال 0: (ادامه ) a Ja CLK JK ‏فلاپه یک فلیپ فلاپ‎ Gal SUS a: Plo dU 

صفحه 13:
مثال ۵: مداری طراحی کنید که دو عدد ‏ 1 .بیتی را با هم جمع کند. به طوریکه درهرکلاک پالس دو بیت داده شو A: a3; a a, a) Bibb, bb, Gt iS, Sh Sy Sp ‏سل للح ار يه‎ ‏يفا‎ ‎a — Q(t) Pi FA. ‏وم لاج‎ ( Full Adder ) CLK 

صفحه 14:
: روند تجزیه و تحلیل مدارات ترتیبی 

صفحه 15:
مثال۶ : یک شمارنده بالاشمار ( با ورودی۱ ) و پایین شمار ( با ورودی ۰) مشخصكرمزحا متهاو ترسیملن- ( تعداد فلیپفاها ) poe ‏رطس یج(‎ 0 1 1 0 Gy Go) ‏عر حي‎ تعناد حللك = 2 

صفحه 16:
: طراحی مدار های ترتیبی ستجزیه و تحلیل مدار توصیف عملکرد اسظزاحی | ‎S:D:‏ ‏جدول حالت | ا — تعداد حالات) 50۰ | تخصیص مقنار به حالات ‎aes‏ موه جدول حالت ( جدول تحریک ) ساده سازی کارنا | مدا 

صفحه 17:
ماس : طراحیبکشمارنده دو بیتیسااشطر ( بسا ورودی: ) و پایین‌شطر ( باورومی۱ )۰ ۵1۷ خروجی به ک مکف لیف اهها) ‏ >( 0/1 ( State Diagram ) 

صفحه 18:
: جدول تحریکك J 0 0 0 1 1 0 1 xX 1 0 1 1 x 1 xX x 1 1 1 0 0 0 مثال 72 : ( ادامه ) : ‏داد قلییف انیه‎ logla 

صفحه 19:
لاه ‎oO OF‏ و و بر و ول |(۳1)ج 0 1 1 0 x x xX xX بر بر و و بر با و و 0 بر بر و بر و و بر 0 بر و بر و با و بر 0 0 بر با و ۵ با بر ‎x jatt+n ۵‏ | فليو[ هايو ‎0 ‏ه ماه در بر برا بر ‎ 

صفحه 20:
: جدول کارنا 0و ‎Q(t) 00 01 11 10‏ 4 ۵ 3 80 ‎x‏ 00۵ بر 00 01 11 0 0) Q(t) 0 1 

صفحه 21:


صفحه 22:
مظل: مداریتسرتیبیبطرلحیکنید که در هر کلاکپ ال سکب یتهم مرتبه( هماريش). از دو عدد مشق و0. را دریافتکند و مجموع آنها را در خروجینمایش‌دهد (aj, 9, ٩ ‏ورودی:‎ ‏بيت‎ ) ‏درد‎ ‎00/0 01/0 5 ee 0 11/0 () Cs ‏بر ره‎ 2١ 10/0 

صفحه 23:
مثال ‎٩‏ : مداری ترتیبی طراحی کنید که در هر کلاک پالس یک بیت از ورودی دریافت نموده و 2۳19 زوج .را روی بیت دریافت شده در این کلاک و بیت دریافت شده در کلاک قبل» در خروجی نمایش دهد ورودی : ) بیت خروجین بیتع 0 حالت : بيت ما قبل Dex 0 

صفحه 24:
: تمرین تمرین ۱ : مدار ترتیبی طراحی نمایید که در هر کلاک پالس يك بيت از ورودى كرفته . ۳۵718زوج را پر روی سه بیت جاری ( این بیت و دو بیت ماقبل ) محاسبه نموده و در خروجی قرار دهد. تمرین ۲ : مداری ترتیبی طراحی نمایید که در هر کلاک پالس ۳۵۲1 زوج رل روی کلیه بیت های ماقبل و بیت جاری محاسبه کند. تمرین ۲ :مداری ترتیبی طراحی نمایید که در هر کلاک پالس دو بیت از ورودی گرفته. ۳۵۲1۳۷ زوج را .روی کل بیت های دریافت شده تا این کلاک و خود این کلاک در خروجی نمایش دهد 

صفحه 25:
:State Diagrams ‏کمینه کردن‎ dD ‏مثال‎ : اولین گام : دسته 5)306ها بر اساس خروجی ها بندی 

صفحه 26:


صفحه 27:
Jo State Diagram 00 0/0 > +40 @ ناسین 

صفحه 28:
كمينه کردن ۲30۲۵۳ 5۲۵16( ادلمه) : dd ‏مثال‎ : 1/1 0/0 O 1/1 0 1/0 

صفحه 29:
مثال 40 : ( ادامد ) 

صفحه 30:
Jo State Diagram 

صفحه 31:
: مدارها ) میلیا[ ,خروجیتابعیاز ورودیو حالتلست: ( ) مور ۳00۵۲) :.خروجی تابعی از حالت است 0/0 1/0 09 0/0 1/1 «ره) 1/0 

صفحه 32:
: تمرین تمرین ۱ : مداری ترتیبی طراحی کنید که به عنوان یک تشخیص دهنده ی الگوء الگوی بیتی ۱۱۰۱ را تشخیص دهد و به ازای آن خروجی را 56 نماید. توجه داشته باشید که در هر کلاک پالس یک بیت از ورودی دریافت می شود. تمرین ۲ : مداری ترتیبی طراحی نمایید که با رشته بیت ورودی برخورد عددی داشته باشد و در صورتی که عدد دریافت شده. مضرب ۵ بود. خروجی را 56. کند. در غیر این صورت خروجی صفر باشد تمرین 0 : شمارنده ای طرلحی کنید که به صورت زیر عمل شمارش را انجام دهد. در طراحی این مدار لازم است کلیه اصول ساده سازی برای کاهش حجم مدار ترکیبی را در نظر ویگیدت 1) در هر مرحله ماننده دو بار ورودی صفر عمل .می کند