آشنایی با مدارهای برنامه پذیر

صفحه 1:
به نام خدا [1 دانشگاه بوعلی سینا دانشکده مهندسی گروه کامپیوتر 

صفحه 2:
مروری بر سخت افزارهای برنامه پذیر # مقدمه حافظه فقط خواندنی قابل برنامه ‎(PROM).<;.,‏ ‏گافزاره منطقی برنامه پذیر ((۱۲۱ آرایه های منطقی قابل ‎(PLA) csp) aati‏ #منطق آرایه ای برنامه پذیر (-۴۸۵1) #منطق آرایه ای ‎(GAL) cose‏ #تکنولوژی ساخت 0]ا ها 

صفحه 3:
من #مدارات برنامه پذیر تراشه های همه منظوره ای که قاب مختلف را دارند . پیکربندی برای کاربردهای ویژگی محصولات مختلف و جنبه های رو به پیشرفت ظرفیت منطقی #ساختار داخلى #كاريرد #قابلیت اطمینان ® شیوه برنامه ریزی 

صفحه 4:
دسته بندی کلی حافظه های فقط خواندنی برنامه پذیر| ۱۱ (۴8۵۱) #افزاره های منطقی برنامه پذیر| ۲] (۴۱) #آرایه ی دروازه های برنامه پذیر میدانی|۲| (۴۳۵۸۵) Read Only ۵۲۵۵۲۷ ‏إن‎ ‎Programmable Logic Devices |r] Field Programmable Gate Array ۳۱ 

صفحه 5:
انوع هام #افزاره هاى منطقى برنامه يذير ساده[١|‏ (0-ا55) #افزاره هاى منطقى برنامه پذیر پیچیده ¥| ‎(CPLD)‏ Simple Programmable Logic Devices ۱۱ Complex Programmable Logic Devices |v] 

صفحه 6:
ظرفیت منطقی انواع تراشه های برنامه ‎psy‏ ‎Gates 5‏ 20000 Altera FLEX 10000, AT&T ORCA 2 000 2000 000 ‘Altera MAX 9000 "Allama MAX 7000, "AND Mateh, Lattice (p)LSI, (Cypnass FL ASH70, Xilinx XC9SO0 200 SPLDs CPLDs FPGAs 

صفحه 7:
حافظه فقط خواندنی قابل برنامه حافظه #شامل کل برنامه سیستم های کوچک بخشی از برنامه در سیستم های بزرگ #مدار ترکیبی دو سطحی ۸۵۱۲-03 #طبقه ۸۵۱ ثابت #طبقه +01 قابل برنامه ریزی #مناسب براى بياده سازی مدارات به فرم ‎SOM‏ ‏#بخش ترکیبی مدارات حالت 

صفحه 8:
انواع (۵۱ظ) ® One Time Programmable (OTP) © PROM ® ReProgrammable (RP) @ EPROM (UVROM) @ EEPROM 

صفحه 9:
۱ افزاره های منطقي برنامه پذیر ساده ‎(SPLD)‏ #معادل حداکثر ۲۰۰ گیت ]۱۱۸۵/۱ #با اسامی ‎PLA (Programmable Logic Array)‏ © ‎PAL (Programmable Array Logic)‏ © ‎GAL (Generic Array Logic)‏ ® ‎PLD (Programmable Logic Device)‏ و در اين ابزارهای ارایه ای از گیتهای ‎OR AND‏ 599999 9 خروجی افزاره دیده می شود. #در 9 ¢¢5 ‎RP , OTP‏ کاربرد: ماشین های حالت ساده. شمارنده ها ‎ANDaray | OR-array [‏ | 2 

صفحه 10:
‎١‏ افزاره منطقي قابل برنامه ريزي پیچیده ‎((CPLD‏ ‎SPLD F¥ GY ‏#نوعا معادل‎ ‏#اسامی‎ ‎© EPLD (Erasable Programmable Logic Devices) © PEEL (Programmable, Electrically Erasable Logic) © EEPLD (Electrically Erasable Programmable Logic Devices) @ MAX (Multiple Array Matrix, Altera) ‏#انوع فن آوری های ‎EEPROM , FLASH , SRAM , EPROM cats‏ فرار و غیر فرار ‏#امکان 15۳ ‏#نسبت به۳۳)۵۸ گرانتر ولی ولی کارایی بالاتر و قابلیت پیش بینی زمانی ‎ ‎ 

صفحه 11:
آرایه هاي منطقي قابل برنامه ريزي ۱۸ #مدار ترکیبی دو سطحی ‎AND-OR‏ هر دو طبقه قابل برنامه ریزی #بياده سازى عبارات بفرم جمع حاصلضرب #هر دروازه ۸۸0 < هر جمله ضربی دلخواه #تعداد ۸۵۸۸۱۲۱ ها محدود دروازه های 60 - تعداد خروجی ها 

صفحه 12:
آرایه هاي منطقي قابل برنامه ريزي ۱ #معرفى يى ام #تعداد ورودی ها #تعداد خروجی ها #تعداد جملات ضربی ‎(WAND)‏ © یک ها ی ۱*۳۱ با ۵ جمله ضربی ۴ ورودی ‎me‏ خروجى 9 عدد 0ل۵ی 210 ورودی 37 #معمولا تعداد جملات ضربی (0) خیلی کمتر تعداد جملات مینیمم )2°( 

صفحه 13:


صفحه 14:
, PLA 

صفحه 15:
( الگوی برنامه ریزی ۴۱ برای یک مدار دمو يه ‎net —‏ ‎et +‏ ‎Be +‏ ‎“te 1‏ 6 ۴5۱ ۴4۱ |۴3 |۳2 ۳4 ‎of j 0‏ 02 3 ‎sm 9‏ + + 

صفحه 16:
عبارات بولی معادل -- + للا 1 ا ‎et‏ snc age 1 Od = 10.18 + 10.12.19." ‏پ‎ Oe = 10.19" +. 10.19.18 +11 9 = 10.16 + 109 + ۴ جملات ضربی مشترک - امکان جایگیری 

صفحه 17:
برنامه ربزی ‎PLA‏ برای ایجاد توابع صفر و یک ‎ut +t‏ = 3 ۳ | 1 1 1 ول 4 ‎J JOUL‏ ‎P1] P2] P3] P4] P5] P6‏ fo} 8 ° 

صفحه 18:
يك مثال نوعي از ۵ )۱۹۷۰ ‏(اولسط‎ 89 ‏ورودی‎ ۶ ۸۱0 ‏دروازه‎ ¥A® ‏خروجی‎ ۸ ‏#تعداد فيوزها‎ AND (AND Plane) 1536= 2x16x48- OR (oR Plane) 384= oi? 48x8 

صفحه 19:
PLA WL. #دو صفحه قابل برنامه ریزی #هزینه ساخت بیشتر #تاخير انتشار بيشتر ‎PAL ©‏ اين مشكل را رفع مى كند. 41010 هاى قابل برنامه ريز و +01 ثابت ‏#امروزه 1 ها در ۸6۱6 ها استفاده می شود ‎ASIC: Application Specific Integrated Circuit‏ ‎ ‎ 

صفحه 20:
منطق آرایه اي برنامه پذ بر ۳۸۵1 ‎yp?‏ سطحی GR by bE AND aib® #طبقه 018 ابت © یک صفحه قابل برنامه ریزی #هزینه ساخت پایین تر #سرعت بالاتر #حالت خاصی از ‎PLA‏ ‏#داشتن پین های دوطرفه (ورودی /خروجی) 

صفحه 21:
منطق ارایه اي برنامه پذبر ۳۸۵۱ © براى هر كيت 0 تعداد جملات ۱0( محدود است وجود ۱08 و۱۱ ال ترتییی #حاوی فلیپ فلاب برای پیاده سازی مدارات ترتیبی ‎PAL®‏ ترکییی #بدون فليب فلاب #براى بياده سازى مدارات تركيبى 

صفحه 22:
منطق هاي آرایه اي قابل برنامه ريزي تركيبي ‎Combinational PALs‏ #المان حافظه ای ندارد ‎PALS, PAL16L8®‏ تركيبى ۶ ورودی و ۸ خروجی ۶ پین دوطرفه #تراشه ‎7١‏ بين #صفحه ۸۱0 آن دارای ۶۴ سطر و ۳۲ ستون ( با توجه به ۱۶ ورودی) #برخلاف ۱ دروازه های ‎AND‏ نمی تواند به اشتراک گذاشته شود #هر 0۳ یک تابع شامل ۷ جمله ضربی جمله ضربی هشتم (دروازة فعال ساز خروجی) 

صفحه 23:


صفحه 24:
PAL16L8 PAL16L8 11 2 01 3 02 4 03 5 104 6 05 7 106 8 07 9 08 

صفحه 25:
>) پایه های دوطرفه 0 #صرفا ورودی #دروازه فعال ساز, صفر برنامه ریزی شود #صرفا خروجی © خروجى در هيج جمله ضربی استفاده نشود دروازه فعال ساز خروجی همیشه یا بسته به ورودی فعال می شود #عبور اول (جملة کمکی) یک مدار بزرگتر #دروازه فعال ساز خروجی بطور ثابت یک برنامه ریزی می شود * خروجی در ورودی جملات ضربی نیز استفاده شود بصورت یک بازخورد #دروازة فعال ساز آن دائم فعال #به یکی از جملات ضربی خودش وصل شود 

صفحه 26:
پیاده سازی مدارهای با بیش از هفت جمله ضربی #اتصال هر خروجی بطور بازگشتی به ورودی جملات ضربی خروجی های دیگر #مدار بصورت چهار طبقه ‎]۲۱-0٩‏ ۸۵۱۲-0-۵۱ تاخیر انتشار مدار دو برابر #چند خروجی را اشفال می کنند 

صفحه 27:
8 بك ۳ ترکیبی‌دیگر #مشابه ۳۸۱۲16۱8 است ۱ #چهار پایه (صرفا ورودی) اضافی ۸ ورودی اضافی برای هر جمله ضربی #ساختار خروجی این تراشه کاملا مشابه ۳/1168 است یک تراشه ۲۴ پایه 

صفحه 28:
منطق آرایه اي قابل برنامه ريزي ترتيبي ‎Sequential PAL‏ خروجی ثبت شده دارند #مدارات ترتیبی ‎cn 5 PAL ain as, PALIERS®‏ 4% ورودى اصلی یک ورودی کلاک یک ورودی مشترک جهت کنترل خروجی(02-1 ) ‎٩‏ خروجی یک تراشه ۲۰ پایه 

صفحه 29:
منطق ارابه اي قابل برنامه ريزي ترتيبي ‎Sequential PAL‏ PAL16R8® ۳۸۵۱1618 ‏طبقات ۸۸۱۲-08 دقیقا مشابه‎ © ‏#يكسرى (آ فليب فلاب دارد كه بين طبقه 016 و 8 خروجى‎ ‏لام مشترکب رلیتمام ف لیف الط (لبه با-لاونده)‎ ‏شوند‎ AND-OR ‏خروجی های فلیپ فلاپ ها نیز مى توانند وارد آرايه‎ ‏#بدون عبور از بافر های سه حالته‎ ‏تغییر وضعیت فلیپ فلاب ها حتی در صورتی که خروجی ها غیر فعال‎ 

صفحه 30:


صفحه 31:
PAL16R6 ۶ عدد خروجی دارای فلیپ فلاپ #دو خروجى بدون فلیپ فلاب #بنام‌۱08 و01 دوطرفه *ورودى یا خروجی ترکیبی هر کدام کنترل با خروجی مستقل 

صفحه 32:


صفحه 33:
معرفي تعدادي ی ۵1 استاندارد 60۵0 عتاد ۲۰ تعداد سیگنال های وی دروازه های 6500 لا در 00۷/06۵06 عدد ۱۶ تعداد سیگنال های ورودی دروازه های ‎COO‏ ‎Inputs to AND array‏ Bidirectional Part Package AND-gate Primary combinational Registered Combinational number pins امماناك‎ اممانأق‎ outputs outputs outputs PALIOL8 210 16 10 6 0 2 ۳۸۲۱68۸4 20 16 8 4 4 0 PALIOR6 20 16 8 2 6 0 ۳۸۲۱6۸۵ 0 16 8 0 8 0 ۲۸۲۸۵۵0۲۸ ۰.4 20 14 6 0 2 PAL20R4 234 20 12 4 4 0 PAL20R6 0234 20 12 2 6 0 ۳۸۱2۵0۸۵ 24 20 12 0 8 0 

صفحه 34:
معرفی تعدادی ۴1 استاندارد ‎PALIORS‏ مه دم اه فعیدم ‎Pa‏ — لكك ‎ai hae‏ ‎ar‏ مل ‎wor‏ لس ‎ore‏ مك لاه ‎Sie‏ ‏92 اف ‎pape Yr we‏ ولق ]2م ‎Ais‏ ‎tea ٩و os‏ تایه فک تاد ماه ‎abe sta oa Lt elie Ga‏ مأك كانم ‎ele‏ ‎is os }® Sis 65‏ كاوه ملك اجه ‎Sie‏ ‎Fie. 3 Zhe 8‏ گاهه ولتت ‎oe |B‏ لك ‎or‏ 7 بك ]0 رلك طابص ملق تایه ملگ ‎wz 18 68‏ شوم ها ب ‎om) sp‏ حگاوه ولب عه لو 9 ‎a oe‏ ‎PaLzora ALORS PaLzoRs‏ موقلدة ۳ هك تا ‎fn‏ ‏گت ۲ب ‎fn‏ 2 ‎Ie lp she ۱ ۳‏ تاه وه ‎No‏ مف اه ‎٩‏ ‏كته م كاده ماک ای لت این با اوه وگ 2[ 03 ‎or 03 0 Sis‏ ادم ‎Sie‏ ‎hie‏ برجم لتك امم ‎Tie‏ ]دم 72۱ ‎yu ۳‏ كاءه َلك گاده اب كإوص ولقا تاه ماف امه ولاف له لت تام ولف ‎ar}‏ واگ 7 ‎io‏ عابم ‎“Yio‏ که ملک ‎thio os‏ كانم ‎tie‏ گام ول تام بل ‎in yin a‏ 32 ‎Yue Nine 23) 12 Ine‏ عه مق ‎“epee‏ ولج 17 ‎hina‏ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ 

صفحه 35:
منطق آرایه اي عمومي (2۸17)) #نوعی‌دااط ترتیبی که ‎al,| Lattice Semicondoctor las!‏ 2 ۴ ی کنمنه ‎GAL‏ ‏#تقليد عملكرد هر ۴۸۵1 ©تفاوت #امكان ياك شدن بصورت الكتريكى #قابليت برنامه ريزى مجدد است #در يوز كتترل مسمارى جهت انتخاب يكى از سه ييكريندى 161/80.161/85 و ‎16V8R‏ ‏#دو تای اول ترکیبی و سومی ترتیبی است. 

صفحه 36:
منطق ارایه اي عمومي تركيبي ‎(Combinational GAL)‏ #پیکربندی 66/16۷8 #بصورت ترکیبی مانند ۴۵۱1618 ‎C=Complex®‏ ‏#یک گیت 260018 بين خروجى هر 018 و بافر سه حالته خروجی 2019 بعنولنيكمعكوسكننده قلبلرنامه ييزى #به اين فيوز كنترل بلاريته خروجى كفته مى شود #كاهى بياده سازى مكمل تابع ساده تر است ۴ میتولند مسادل8 ۲۸۵۱-201 پیکربندی‌شود 

صفحه 37:


صفحه 38:
منطق آرایه اي عمومي تركيبي ‎(Combinational GAL)‏ #پیکربندی 6۸16۷85 کمتر استفاده می شود چون قابلیت های آن زیر مجموعه ای از حالت 16۷86 #بجاى دروازه 41010 کنترل خروجی با استفاده فیوز(دائمی) #تنها مزيت آن در مقایسه با 2) 16۷/8 وجود ۸ دروازه ۸۵۱0 در مقابل ۷ 

صفحه 39:
)> 2 منطق آرایه اي عمومي ترتيبي ‎(Sequential GAL)‏ #پیکربندی که 65۸116۱8 همه خروجی ها از فلیپ فلاب عبور مى کند #کلاک مشترک یک سیگنال مشترک فعال ساز #درشت سلول منطقى خروجى Registered Combinational oe cLx output logic macrocell ‏عن‎ CLK ‏انامانه‎ logic macrocell 

صفحه 40:
حلى 6 ۷ ۹ 1 ۵۲ در حالت م مدار داحلی 

صفحه 41:
1 مدار داخلی 6۵1208 در حالت 2018 8 8 2 8 3 5 8 8 

صفحه 42:
متسود 

صفحه 43:
درشت سلول منطقی با خروجی ثبت شده مربوط به GAL22V10 CLK Registered sp | aR output logic macrocell 8-6 0 

صفحه 44:
درشت سلول منطقی با خروجی ترکیبی مربوط به ‎GAL22V10‏ CLK Combinational sp } aR output logic macrocell 

صفحه 45:
شماتیک پایه های تعدادی 6۵/1 استاندارد ass ‏وس قاس‎ avs ear : 0 5 + CuK 5 = " 1 ‏عله‎ + cum ‏ور‎ ‏وق هاه ,لق هايم ولد‎ ati 22 ‏كام‎ ‎3 62| 12 102 28 2 18 102 كانم مك ای هلف ‎on‏ سك تاره ول انم يلد حابم اث گاده . باه ام اه عابم ‎Shia‏ 0 عامم .اي اه ماف تام ماك يعاسم ‎lis‏ يام ماه تاه ها كانم م٩‏ عام وراه 67 ماه خاه اك ‎toa}‏ واگ تاه اه تاه واه تا وراه ۳ ‎oe}?‏ وا اوه . وا ام و1 جم ‎no‏ عه امك 0 لس کم بل ‎wos‏ ول ‎Hy os‏ Ane Bhi 23