مدارهای ترکیبی

صفحه 1:
fee ‏را‎ 1. Combinational LOGIC CIRCUITS: 2. Sequential AU meLUU ‏ا‎ 6 velo) ap ‏ار‎ 2 FINI US OS pe corel CERT Ye CRU Tar WO vt pee pepe RUGS] CR * در این مدارها زمان اعمال ورودی تاثیری در مقدار خروجی ندارد. مدارهاى منطقى ترتيبى (126120177 11711:1 وا وهای ۳ ‏و‎ ‎fo FOS Evore CECE res Foy) roe ac ‏ا ا‎ Foca SRV Ce ed ‏كنند و در فصلهاى بعد مورد بررسى قرار مى كيرند.‎ 3 مه با 

صفحه 2:
Combinational output circuit ۳ bn inputs 4-1_ Block Diagram of Combinational Circuit مهمترين مدارهاى تركيبى: 5 جمع کنندم ا تفریق کننده ۳۳0 \vailable in IC’s as MSI and used ds »&sDecoders standard cells in complex VLSI (ASIC) ssiEncoders 0 ‏انا لكان‎ Demultiplexers 

صفحه 3:
آنالیز منطق ترکیبی کم ار "" مدار را از سمت ورودى ها به سمت خروجى ها ساده مى كنيم و خروجى هاى ‎loc)‏ ا گام دوم: [ESP Seavey oe and aU SOMO Cane aE Cee CRP yes ‏تبدیل می کنیم.‎ کر "" جدول درستى مدار را رسم مى كنيم و بجاى مينترم ها يك(١)‏ جايكزين مى كنيم. 5 مه با 

صفحه 4:
is Example 

صفحه 5:
آنالیز منطق ترکیبی R=E+T =—'T+ ABC =(ABt AC+ BO'(A+ B+ C)+ ABC =(A+B)(A+C)(B+C)(A+ B+ C)+ ABC =(A+BC)(AB+AC+BC+BC)+ ABC ABC+ABC+ ABC+AB 5 

صفحه 6:
مه با a) ra A|B\C INPUTS | OUTPUTS aE oe cod 

صفحه 7:
طراحى مدارات تركيبى گام اول: "" ازروى خصوصيات و تعريف مسئله تعداد وروديها و خروجيها را مشخص كنيد. گام دوم: * جدول درستی را تشکیل دهید و ارتباط ورودیها و خروجیها را مشخص کنید. گام سوم: ور سر ا رم ا دياكرام منطقى مدار را بكشيد. "" كام بنجم ( اختيارى): "" ادرستى طراحى خود را تحقيق كنيد. مه با 

صفحه 8:
۱ ل ا ا 0 5 ۱72 22 a, 0 01 Le 10 

صفحه 9:
جمع كننده دودوبى - نيم جمع كننده هد ف محاسبه جمع جبرءقآ + هر ‎EE 8‏ م ‎ ‏۳ ‏ه اهاداساه ‎ ‎Scns ‏وچ |ه | ه | | مس‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ 

صفحه 10:
9 هد فمحاسبه جمع جبرئ) + 15 +8 (Clit Rene oe ber eseanre OUTPUTS NE Eline 5 | © oe 5 INPUTS A|B\C 0 0 1 1 0 0 0 0 

صفحه 11:
جمع كننده كامل ‎(full adder)‏ 

صفحه 12:


صفحه 13:
بياده سازى جمع كننده كامل با دو نيم جمع كننده ‎S=zo@(x@ y)‏ ‎=2(XY+X Y)+ Axy+X y)'‏ ‎=2(xy+x y)+ A(x+ y)(x+ Y)]‏ ‎(xx y+ AX Y+XP‏ 2= ‎KY'Z4 X'VaxXya XYZ‏ 

صفحه 14:
‎Full-adder‏ جهار بيتى ‎Rp en eee)‏ ‎A,A,A,A,+B,;B,B,B,=C,S,‏ ‏اراس | 5: نتيجه حاصلجمعط511111) رت ‎9 ‎ ‏“| ه | ها © ‎١‏ 3 ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎Fig 4-9 4-Bit Adder ‏مه با‎ ‎ ‎ ‎ ‎ ‎ 

صفحه 15:
PET ‏ل‎ Be) ‎rer dia‏ ا ل ل ل للا ع لل ات ‏و لب کال و ‎2 aR Re cere Sor Stee ‎Rar 0 coal ‎eee oo ee sere Mee b OTS ea BU ‏ا‎ re ial ‏"" محاسبه مكمل ‎١‏ ‏* جمع با ‎١‏ ‏م مه با 

صفحه 16:
تفربق كننده دودويى - نيم تفريق كننده ۱ 0 ‏ل‎ vere ae TY 20 ۱۱۱: cea e semen) 0 ‏را‎ erin 1 0ج 7 > 9 وچ اه‌ادهاه [ اه تاه اسر باه |ه | تا 

صفحه 17:
تفريق كننده كامل ۱ ‎(Subtractor‏ TNE ie Orpen ear any Ven eanE RTS (Difference 214.25 D INPUTS | OUTPUTS CED Oe ays A|B\C| B ‏ر‎ ۳ 0 0 rr ۳ [a 1 0 ‏تممه دنو‎ ne 1 Greens ‏لكك اك‎ 1 0 7 1 0 0 0 re Ta 0 0 re 1 0 0 EEE ‏تال‎ 1 0 [0 ‎we‏ مه با ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ ‎ 

صفحه 18:
۱ 

صفحه 19:
جمع و تفريق كننده با ورودى كنترل هدف: تفريق كنئده ؟ بيتى ا ل رد جنانجه مقدار 0-/1 باشد مدار جمع كننده شود. ‎res‏ اال 0 ا 0 نكته: 

صفحه 20:
جمع و تفريق كننده با ورودى كنترل 000 7 ‎IRC‏ ال جمع کننده شود. ‎ ‎ 

صفحه 21:
سرريز سرریز وقتی اتفاق می افتد که دو عدد « بیتی را جمع (تفریق) کنیم و نتیجه به 3+1 بیت نیاز داشته باشد. ‎ee ee area 5‏ Femmes ror pare Fi. 413 4s Adder Subtraction مه با 

صفحه 22:
ee See * ضرب بایثری را می شود مثل ضرب اعداد دهدهی انجام داد. * برای ضرب مضروب 8 در ۸ از کم ارزش ترین بیت مضروب شروع کنید و ۸ ضرب کنید. ضربهای ارقام بعدی 3 را یک واحد به چپ شیفت دهید و اعداد بدست آمده رابا هم جمع Bi AL Ao Au Avy مرا HA is used because there are more bits in the partial product, The LSB is formed by the output of the first AND and doesn’t need to go through the HA. 

صفحه 23:
05567 7 "" دو عدد 4 و 8 را با هم مقايسه كرده و سه خروجى زير را توليد مى كند. 9م دم A=AAAA ae B=BBBB oD * فرض کنید هر کدام چهار بیت داشته باشند: ‎%=4B+4'B' fori=0,1,2,3‏ xX =lif A=B=0orA=B=1 وان تال نا لت ضام رل بر ین ‎ANDoperatic x‏ — م بجع (<۸) 

صفحه 24:
05567 7 0 ‏ا ا ا‎ cre ai ee ee a Bes ‏و ا‎ ane) 7 ‏ا‎ ol (A> B=AB+xXAB+%X%ABR+ Xxx AB A=101@ndB=0104b (A> B)= ae 24-010 ‏ب8208-1010‎ — 

صفحه 25:
aii) Nery PML MLC i 0 0 1 مقایسه کننده ۴ بیتی 

صفحه 26:
(Decoder) ju > * دیکدر یک مدار ترکیبی است که اطلاعات باینری حاصل از « ل ا ا * کاربردها: ۴ حافظه اصلی میکرو پروسسور: انتخاب بانکهای مختلف حافظه ورودى و خروجى ميكرويروسسور: انتخاب دستكاههاى مختلف 0 0 ‏ا‎ oe] SPOON ‏ا ا‎ CCK Tia ‏حافظه: ديكد كردن آدرسهاى حافظه‎ "" صم 

صفحه 27:
0 ۱0 ۱0 1 1 (۱ 0 1 0 0 1 

صفحه 28:
ديكدر " به ؟ ا ا ل ا ا ا 1 ‎High‏ ا ا 0 ۱ باشند يعنى جنانجه مقدار صفر داشته باشند. فعال و مقدار يكء يعنى غير فعال حت ”| سا * نکته: دیکودر با خروجی های 1,0۷7 ۸۵01۷6 تولید کننده ماکسترم است. 10 ا ۱ م2 3 ‎b ۳‏ الال الل لل ‎my‏ ِ 1 1 ۱0 11 1 ‎o (1 |1 [o ]1 Us‏ 0 ree 5 

صفحه 29:


صفحه 30:
جدول درستی دیکدر ۲ به ۸ Es oe Oe eT Se eS Beal BS rey cra se peor erage Crewe pe peo eee 

صفحه 31:
دیکدر ۲ به ۴ با ورودی توانا ساز Dy er RE Serer eae a Sea ‏ا‎ ee BOOSTS lO) ‏تا را را‎ امااگر 12-1 باشد دیکدر کار نخواهد کرد و مقدار تمام خروجنها (خواهد بود. 0 Complemented outputs Dy ‏ره‎ D2 D3 1 0 0 0 0 (a) Logie diagram () Truth ble Fig. 4-19 2-10-4-Line Decoder with Enable Input 

صفحه 32:
۳۰۹ ۴ به ۴ وقتى كه 15-0 است ديكدر بالايى فعال و ديكدر يايينى خاموش خواهد بود. ديكدر بالايى ا ا ا ا ‎Beer‏ ‏وقتى كه 82-1 است ديكدر بالايى خاموش و ديكدر يايينى فعال خواهد بود. ديكدر يايينى مینترمهای ۱۰۰۰ تا ۱۱۱۱ را تولید خواهد کرد. و همه خروجیهای دیکدر بالایی ۰ خواهند بود. decoder 

صفحه 33:
مثال از ديكدر تن ۱۳| a ffabc)='m(01,2,5)=m +m +m +m =p مه با 

صفحه 34:
مثال از ديكدر * تابع مثال قبل را با استفاده از 1600067 و یک گیت (۸۸(۷1 پیاده سازی ‎f(abc)=¥'m(Q1,2,5) =I] (34,67) =M, -M, -M, Mime‏ 

صفحه 35:
ساخت تمام جمع کننده با دیکدر در تمام جمع کننده سه ورودی و دو خروجی داریم که خروجی ها را می توان به صورت جمع مینترم ها به شکل زیر پیاده سازی نمود: ‎Ix y, 2 =2(2,4,7) OX Y,2) =235,6,7)‏ 3x8 decoder 

صفحه 36:
مولتی پلکسر ا ا ا ا ا ل ل سا ور ‎al‏ ا ‎Bey ee care eo genes Od Pons‏ زب 0 

صفحه 37:


صفحه 38:
0 0 3 70 4 ‎fer)‏ يلكسر به ‎i‏ لت 

صفحه 39:
۳ ۱ ‏ا ل ل ا‎ ad م ‎le‏ ی 

صفحه 40:
مولتی پلکسرها 0 ولرک9 + مره + و٩3‏ +ولوک i i Fla.bo =abc+ be+ ac! el[Rlololo ‏دواد‎ 6 2۳1] 0 

صفحه 41:
پیاده سازی توابع بولی توسط مولتی پلکسرها ‎Cl‏ در کل تسرد انس درد روط یک رلک کرک اق داتسا ا ا براى اين كار: “ ابتدا جدول درستى را تشكيل دهين: ا ل ال 0 (اولويتها ار شييشتر) * به ازای هر ترکیب از ورودیهای انتخاب. خروجی را بر حسب ورودی ‎eter a CHC CS MeSS oO Retr Cad‏ ا م "" وروديهاى مالتى يلكسر را طبق نتيجه مرحله قبل (تابع) وصل كنيد. ‎ 

صفحه 42:
پیاده سازی توابع بولی توسط مولتی پلکسرها كك را بد كمى مالتى بلكسلركه ‎١‏ بياده سازى نماييد. 

صفحه 43:
پیاده سازی توابع بولی توسط مولتی پلکسرها ‎Pushy alle a5 4 |)‏ 1 500 6 | 6 | ۵ | ۵ | دس ‎ell‏ | | ص ۳۳ ات ات 5-5 مه با 

صفحه 44:
پیاده سازی توابع بولی توسط مولتی پلکسرها ل | اي 0۳ 1 | 1 0 ۱ 0 1 1 0 © 10 1 ۱ 0 2 7 10 ای 5 1/0 0 | 1 1 | 0 1 | 1 1 | 1 1 | 1 اران كنى مال ينكد( كه ‎١‏ يناده شارى تماييد. 

صفحه 45:
مه با 11121314193 Per BoP Ree ‏ا‎ eT 4, 

صفحه 46:
ات ار ا 1 0ت ا ا ‎Fn) Us IP‏ | ات ‎ge Coes‏ | ا 00 Normal input A Output Y= AifC=1 High-impedanee if C = ( [Control input ) Fig. 4.29 Graphic Symbol for a Three-State Buffer Se ee cee ‏ا‎ ts we ae ‏و‎ ‏لذا مى توان هر تعداد دلخواه از خروجيهاى اين كيتها را به هم وصل نمود.‎ "" ‏بدون اين مشكل 1020 داشته باشيم.‎ 9" مه با 

صفحه 47:
0 (b)4=t0-1 ine mux Fig. 4-30 Multiplexers with Throe-State