سازماندهی و طراحی کامپیوتر پایه

سازماندهی و طراحی کامپیوتر پایه

اسلاید 1: سازماندهی و طراحی کامپیوتر پایه

اسلاید 2: 2کامپیوتر پایه مانوواحد حافظه با 4096 کلمه 16 بیتیثبات های AR, PC, DR, AC, IR, TR, OUTR, INPR, SCفلیپ فلاپ های I, S, E, R, IEN, FGI, FGOرمزگشای 3 به 8 اعمال و 4 به 16 زمانبندیگذرگاه مشترک 16 بیتیدروازه های منطقی کنترلی جمع کننده و مدارهای منطقی که به ورودی AC وصل شده اند.

اسلاید 3: 3کد دستورهادستورهای کامپیوتر بصورت یک کد دودوئی هستند که ترتیب خاصی از ریز عمل ها را مشخص می کنند.کد دستور + آدرس اگر تعداد دستورات 2n باشد، کد دستور باید n بیتی باشد.کد دستور گاهی درشت عمل نامیده می شود. آدرس یک ثبات و یا مکانی از حافظه را مشخص می کند.مکان حافظه آدرس عملوند می باشد.بجای کد دستور از مخفف دستور استفاده می کنیم.دستورها و داده ها در حافظه قرار دارند.

اسلاید 4: 4تشکیلات یک برنامه ذخیره شدهیک ثبات پردازنده AC – accumulatorشکل دستور کد دستور 4 بیتی می باشد.12 بیت مربوط به آدرس می باشد (4096=212)چرخه اجرای دستور خواندن یک دستور 16 بیتی از حافظهاستفاده از12 بیت آدرس جهت واکشی عملوند از حافظه اجرای کد دستور 4 بیتی

اسلاید 5: 5سازمان یک برنامه ذخیره شدهدستورات برنامه عملوند ها (اطلاعات)4096X16حافظه AC - ثبات پردازندهکد آدرس عملوند دودوئی15 015 12 11 0قالب دستور

اسلاید 6: 6انواع آدرسآدرس 12 بیتی قرار گرفته دستوربلافصل (immediate)مقدار واقعی داده مستقیم (direct)آدرس مکانی از حافظه که داده در آنجا قرار گرفته است.غیر مستقیم (indirect)آدرس مکانی از حافظه که ، در آنجا آدرس داده مورد نظر (عملوند) قرار گرفته است. به آدرس مکان عملوند آدرس موثر (EA) گفته می شود.یکی از بیت های دستور به عنوان بیت پرچم غیرمستقیم در نظر گرفته شده است.

اسلاید 7: 7آدرس دهی مستقیم و غیر مستقیم

اسلاید 8: 8ثبات ها و حافظه کامپیوتر مبناIR15 0TR15 0DR15 0AC15 0OUTR7 0INPR7 0PC11 0AR11 0Memory4096 X 16

اسلاید 9: 9لیست ثبات های کامپیوتر مبنا

اسلاید 10: 10شمارنده برنامهآدرس مکانی از حافظه که دستور بعدی در آن قرار گرفته است را نگه می دارد.در زمانی که چرخه اجرای دستور فعلی کامل شد، دستور بعدی واکشی (fetch) می شود.دقیقا پس از واکشی دستور، PC افزایش می یابد.در زمان اجرای دستور انشعاب (branch) ، PC مقدار جدیدی می گیرد.

اسلاید 11: 11ورودی های کنترلی ثبات ها LD (load) – بار کردنINR (increment) – افزایشCLR (clear) – پاک کردن

اسلاید 12: 12گذرگاه مشترک (bus)ثبات ها را به یکدیگر و به حافظه وصل می کند.با توجه به S2 S1 S0 مشخص می شود که خروجی کدام بخش باید روی گذرگاه قرار گیرد.زمانی که ثبات کمتر از 16 بیت داده دارد ، به بیت های با ارزش گذرگاه مقدار صفر داده می شود.ثباتی که پایه LD آن یک باشد، داده ها را از گذرگاه می خواند.در زمانی که پایه Write حافظه فعال باشد، داده ها در حافظه نوشته می شود.در زمانی که پایه Read حافظه فعال باشد، داده های حافظه روی گذرگاه قرار می گیرد مشروط به اینکه S2 S1 S0=111 باشد.

اسلاید 13: 13گذرگاه مشترک

اسلاید 14: 14سیستم گذرگاه مشترک

اسلاید 15: 15ثبات آدرس - ARهمیشه برای مشخص کردن آدرسی از حافظه بکار می رود.این ثبات اختصاصی ، نیاز به وجود گذرگاه جداگانه ای برای گذرگاه آدرس را از بین برده است.محتوای هر یک از ثبات هایی که خروجی آنها به گذرگاه متصل است را می توان در حافظه نوشت.هر یک از ثبات هایی که ورودی آن به گذرگاه متصل است، می تواند به عنوان مقصد دستور Read از حافظه باشد.در صورتی که خط LD آن فعال باشد.

اسلاید 16: 16ثبات انباره - ACورودی این ثبات، خروجی مدار جمع کننده و منطقی می باشد.مدار جمع کننده و منطقیورودیخروجی 16 بیتی انباره(AC) خروجی 16 بیتی ثبات داده(DR) خروجی 8 بیتی ثبات ورودی(INPR) خروجیورودی 16 بیتی انباره(AC) فلیپ فلاپ E (سرریز یا همان بین توسعه انباره)ثبات های داده و انباره برای انجام اعمال منطقی و محاسباتی بکار می روند.

اسلاید 17: 17زمانبدی محتویات هر ثباتی که خروجی آن به گذرگاه متصل است، می تواند روی گذرگاه گذاشته شود و هر ثباتی که ورودی های آن به گذرگاه متصل است نیز می تواند در همان چرخه ساعت (clock cycle) از گذرگاه بار شود. دو ریز عمل زیر می توانند در یک زمان اجرا شوند:DRAC and AC DR

اسلاید 18: 18ساختار کلی دستورات پایهدستورات با ارجاع به حافظه )کد عمل از 000 تا 110)دستورات با ارجاع به ثبات ها (کد عمل 111 و I=0)دستورات ورودی خروجی (کد عمل 111 و I=1)15 12 11 00 1 1 1Register operation15 12 11 01 1 1 1I/O operation

اسلاید 19: 19فرمت دستوراتفقط 3 بیت برای کد دستور بکار می رود.بنا به فرض فوق، بنظر می رسد که فقط 8 کد دستور مختلف می توانیم داشته باشیم.اما این غلط است...زمانی که کد عمل 111 است، 12 بیت بی ارزش جهت توسعه فضای تعریف کد دستورالعمل ها بکار می رود.

اسلاید 20: 20دستورات کامپیوتر پایه

اسلاید 21: 21کامل بودن مجموعه دستوراتمحاسباتی، منطقی، و شیفتانتقال داده به/از ثبات ها و حافظه کنترل برنامه و بررسی وضعیتورودی و خروجیI/O، I/O، ؟؟؟؟

اسلاید 22: 22واحد کنترلخواندن دستور از حافظه و انتقال آن به IRقرار دادن سمت چپ ترین بیت در فلیپ فلاپ Iرمزگشایی کد 3 بیتی دستورالعمل با استفاده از یک رمزگشای 3 به 8 در خطوط D0 تا D7رمزگشایی کد 4 بیتی شمارنده ترتیبی با استفاده از یک رمزگشای 4 به 16 در خطوط T0 تا T15 (سیگنالهای زمانی)مقادیر I، D0 تا D7 و T0 تا T15 و 12 بیت سمت راستی IR و سایر ورودی ها به دروازه های کنترلی و منطقی ارسال میگردند.

اسلاید 23: 23واحد کنترل

اسلاید 24: 24ترتیب شمار (SC)دارای ورودی های افزایش (INR) و پاک کردن (CLR) می باشد.مثال SC بصورت افزایشی شمارش می کند تا T0 ، T1 ، . . . و T4 را تولید نماید. در زمان T4 ، اگر D3 فعال باشد ، ترتیب شماره پاک شده و مقدار صفر می گیرد.بصورت زیر نوشته می شود : D3T4 : SC0

اسلاید 25: 25دیاگرام زمانی

اسلاید 26: 26چرخه دستورالعمل واکشی دستور از حافظهرمزگشایی دستورخواندن آدرس موثر از حافظهدر صورتی که از شیوه آدرس دهی غیر مستقیم استفاده شده باشداجرای دستورالعمل

اسلاید 27: 27واکشی و رمزگشاییمقداردهی شدن SC به صفر، سیگنال زمانی T0 را تولید می کند.پس از هر ضربان زمانی، SC افزایش می یابد.ریز عمل های واکشی و رمزگشاییT0 : ARPCT1 : IR M[AR] , PC PC+1T2 : AR IR(0-11) , I IR(15)

اسلاید 28: 28واکشی و رمزگشایی

اسلاید 29: 29تعیین نوع دستورالعمل

اسلاید 30: 30دستورات انتقال ثبات ها

اسلاید 31: 31دستورات ارجاع به حافظه (1)

اسلاید 32: 32دستورات ارجاع به حافظه (2)

اسلاید 33: 33دستورات ارجاع به حافظه (3)

اسلاید 34: 34دستورات ارجاع به حافظه (4)

اسلاید 35: 35دستورات ارجاع به حافظه (5)

اسلاید 36: 36ثبات ورودی (INPR)فلیپ فلاپ ورودی یک بیتی FGIدر ابتدا مقدار صفر دارد.زمانی که کلیدی روی صفحه کلید فشرده می شودیک کد 8 بیتی عدد-حرف به ثبات INPR منتقل می شود.پرچم ورودی FGI یک می شود.ورودی دیگری از صفحه کلید پذیرفته نمی شود.کامپیوتر FGI را کنترل می کند. اگر یک بود انتقال بصورت موازی از INPR به AC انجام می شود.FGI صفر می شود. حالا می توان ورودی های دیگری از صفحه کلیدپذیرفت.

اسلاید 37: 37ثبات خروجی (OUTR)فلیپ فلاپ یک بیتی خروجی FGO در ابتدا صفر است.کامپیوتر FGO را کنترل می کند. اگر یک بود اطلاعات بصورت موازی ازAC به OUTR منتقل می شود.FGO صفر می شود.خروجی دیگری از کامپیوتر قابل ارسال نمی باشد.وسیله خروجی کاراکتر 8 بیتی را دریافت می کند.FGO یک می شود. در این لحظه امکان ارسال خروجی جدید وجود دارد.

اسلاید 38: 38سازمان ورودی خروجی

اسلاید 39: 39دستورات ورودی خروجی

اسلاید 40: 40فعال سازی وقفه (IEN)کنترل مداوم FGI و FGO توسط کامپیوتر زمان را تلف می کند. با استفاده از IEN هر زمان که نیازی به کنترل ورودی و خروجی باشد، به وی اطلاع داده می شود.در خلال اجرای دستور، در صورتی که FGI یا FGO صفر باشد، مقدار R یک می شود.وقفه در زمانی رخ می دهد که کامپیوتر خواسته باشد دستور بعدی را واکشی نماید. اگر R=0 باشد، اجرای دستور انجام می گیرد. اگر R=1 باشد، اجرای وقفه انجام می گیرد.

اسلاید 41: 41نمودار گردشی وقفه

اسلاید 42: 42مثالی از چرخه وقفه

اسلاید 43: 43چرخه وقفه شرط مقدار دهی R به یک تغییر یافته مرحله واکشی که جهت سرویس دهی به وقفه بکار می رود.

اسلاید 44: 44نمودار گردشی اعمال کامپیوتر

اسلاید 45: 45نیاز های سخت افزاری برای طراحی کامپیوتر پایه یک واحد حافظه متشکل از 4096 کلمه 16 بیتیثبات هایAR,PC,DR,AC,IR,TR,OUTR,INPR,SCفلیپ فلاپ های وضعیت I,S,E,R,IEN,FGI,FGOرمز گشا یک رمز گشای 3 به 8 برای کد دستورهایک رمزگشای 4 به 16 برای زمانبندی دروازه های منطقی کنترلی جمع کننده و مدار منطقی به ثبات انباره متصل می شود.

اسلاید 46: 46ورودی های دروازه های منطقی کنترلدو رمز گشا8 بیت دستور العمل و 16 بیت خروجی ترتیب شمارهفت فلیپ فلاپ I,S,E,R,IEN,FGI,FGOبیت های 0 تا 11 ثبات دستور العملبیت های 0 تا 15 ثبات انبارهبرای کنترل صفر بودن ثبات و کنترل بیت علامتبیت های 0 تا 15 ثبات داده برای کنترل صفر بودن ثبات

اسلاید 47: 47خروجی های دروازه های منطقی کنترلورودی های کنترلی 9 ثبات خطوط کنترلی خواندن و نوشتن حافظه یک ، صفر یا متمم کردن مقدار فلیپ فلاپ ها خطوط S2S1S0 جهت انتخاب یک ثبات برای دسترسی به گذرگاه کنترل جمع کننده و مدار منطقی انباره

اسلاید 48: 48دروازه های کنترلی ثبات ARورودی های کنترلی ثبات : LD,INR,CLRتمام دستوراتی مقدار AR را تغییر می دهند:

اسلاید 49: 49دروازه های کنترلی ثبات آدرس

اسلاید 50: 50نمودار گردشی اعمال کامپیوتر

اسلاید 51: 51دروازه های کنترلی فلیپ فلاپ IEN

اسلاید 52: 52رمزگذار جهت مدار انتخابگر گذرگاه برای ثبات AR

اسلاید 53: 53مدار مرتبط با ثبات انباره

اسلاید 54: 54دستوارت تاثیر گذار روی مقدار ثبات انباره

اسلاید 55: 55دروازه های کنترلی ثبات انباره

اسلاید 56: 56دروازه های کنترلی واحد جمع کننده و منطق

اسلاید 57: پایان