amalkard

در نمایش آنلاین پاورپوینت، ممکن است بعضی علائم، اعداد و حتی فونت‌ها به خوبی نمایش داده نشود. این مشکل در فایل اصلی پاورپوینت وجود ندارد.




  • جزئیات
  • امتیاز و نظرات
  • متن پاورپوینت

امتیاز

درحال ارسال
امتیاز کاربر [0 رای]

نقد و بررسی ها

هیچ نظری برای این پاورپوینت نوشته نشده است.

اولین کسی باشید که نظری می نویسد “عملکرد MOSFET”

عملکرد MOSFET

اسلاید 1: بسم الله الرحمن الرحیم فصل 3 عملکرد MOSFET

اسلاید 2: MOSFETMOSFET : Metal-oxide- semiconductor Field Effect Transistorماسفت افزایشی : مهم ترین و پر کاربردترین ترانزیستور اثر میدان

اسلاید 3: افزایشیMOSFETساختار و عملکرد فیزیکی ماسفت کانال N در زیر لایه نوع P

اسلاید 4: کار بدون ولتاژ گیت 0=VGVDS=0 یا VDS>0 دو دیود پشت به پشت متوالیجریان = صفر ( مقاومت بینهایت)

اسلاید 5: ایجاد کانال برای عبور جریان 0,V GS > 0 = V DSولتاژ آستانه Vt= = ولتاژی که به ازای آن کانال شکل می گیرد. Vt(NMOS)>0 , 1<Vt<3کانال القایی= لایه وارون شده (سطح زیر لایه از نوع P به نوع N تبدیل شده)

اسلاید 6: ایجاد کانال برای عبور جریان 0,V GS > 0 = V DSولتاژ آستانه Vt= = ولتاژی که به ازای آن کانال شکل می گیرد. Vt(NMOS)>0 , 1<Vt<3کانال القایی= لایه وارون شده (سطح زیر لایه از نوع P به نوع N تبدیل شده)

اسلاید 7: VDS=0 VDS کانال تازه القا شده و عبور جریان با اعمالVGS=Vt VDS=0.1 ~0.2V کانال القایی داریم + جریان ناچیزVGS> Vt , VDS=0.1 ~0.2V ماسفت به صورت مقاومت خطی وابسته به VGSعمل می کند (افزایش عمق کانال ) کانال از ابتدا وجود نداشت و بعد از اعمال ولتاژ تشکیل شد. به همین علت نام این ماسفت را افزایشی گذاشته اند.IG=0, ID=IS

اسلاید 8: شکل گیری خازن توسط گیت وبدنه با عایق Sio2 وجود میدان الکتریکی عمودی بر اثر بارهای القایی: کنترل بار کانال (کنترل رسانایی کانال)کنترل جریان عبوری از کانال هنگام اعمال ولتاژ VDS

اسلاید 9: مشخصه ID-VDSبا اعمال VGS>Vt و VDSکم عملکرد ماسفت بصورت مقاومت خطی کاهش مقاومت VGS>Vt مقاومت بینهایت VGS≤Vt

اسلاید 10: V GS > V t ,V DSبا افزایش MOSFETکار VDS ولتاژی بین دو سر کانال اعمال می شود از سورس به درین ولتاژ صفر تا VDS می افتد.

اسلاید 11: ولتاژ بین گیت و نقاط کانال از VGS در سورس تا VGS-VDS در درین کاهش می یابد.عمق کانال وابسته به این ولتاژ استکانال عمق یکسانی ندارد(کانال مخروطی)کمترین عمقکانال مخروطی

اسلاید 12: تا حدی که ولتاژ بین گیت و کانال در سردرین به Vt برسد یعنی VGS-VDS=Vtعمق کانال در سر درین به صفر می رسد (کانال مسدود شده است)در تئوری جریان ID در مقدار مربوط به VDS=VGS-Vt ثابت می ماندID در این مقدار اشباع می شود و ماسفت وارد ناحیه اشباع می شود.ولتاژاشباع VDS=VGS-Vt

اسلاید 13: مشخصه I D - V DS

اسلاید 14: عملکرد ماسفت در ناحیه زیر آستانهVGS<Vtجریان کاملا قطع نیست .به ازای VGS نزدیک به Vt جریان درین کوچک ( جریان زیر آستانه) رابطه ID با ولتاژ VGS نمایی.

اسلاید 15: مدولاسیون طول کانالجزء پارامترهای ماسفتمقدار ثابت مثبت مشاهده تغییرطول کانال با تغییر ولتاژ درین-سورس در عمل2

اسلاید 16: PMOSزیر لایه نوع N کانال نوع Pحامل های بار حفره Vtو VDS و و VGS منفی اندبرای تشکیل کانال اعمال Vt<0 و VDS<0 مزیت NMOS به PMOS1- قابلیت کوچکتر ساختن2- سرعت بالاتر3- ولتاژ تغذیه کوچکتر علت بررسی PMOS 1- کاربرد در مدارات مجتمع 2- کاربرد در مدارات CMOS

اسلاید 17: CMOSNMOS+ PMOSرایج ترین تکنولوژی در مدار مجتمع ماسفت و در مدارات دیجیتال و آنالوگ

اسلاید 18: نمادهای مداریجهت پیوند PNگیتسورسدرینبدنهکانالعایق

اسلاید 19: افزایشیMOSFET مشخصه های جریان- ولتاژVGD≥Vtسه ناحیه عملکردی

اسلاید 20: در ناحیه خطی در نزدیکی مبدء و به شرط VDS کوچک که بتوان از مربع VDS صرف نظر کرد:

اسلاید 21: با دو شرط:VGS> VtVDS≥VGS-Vtجریان ثابت معادل یک منبع جریان ثابتدر ناحیه اشباع

اسلاید 22: P-کانال MOSFETمشخصه هایµn=2.5µpدرw/L ثابتKn>kp

اسلاید 23: تخلیه ایMOSFETبر خلاف ماسفت افزایشی از ابتدا در آن کانال تعبیه شده است.با اعمال VDS و VGS=0 جریان ID برقرار می شود.کنترل عمق و رسانایی کانال با ولتاژ VGS VGS>0 عمق کانال VGS<0 کاهش تعداد حامل ها VGS آنقدر منفی تخلیه کامل حامل ها از کانال ID=0 حتی با وجود VDS ( ولتاژ آستانه NMOS تخلیه ای)

اسلاید 24: تخلیه ایMOSFET

اسلاید 25: تخلیه ایMOSFETدر وجه کاهشی مشخصه ID-VDS، NMOS تخلیه ای مشابه با NMOS افزایشی است با این تفاوت که Vt در NMOS تخلیه ای منفی است. VGS<0 در وجه کاهشیVGS>0 در وجه افزایشی

اسلاید 26: تخلیه ایMOSFETکانال

اسلاید 27:

اسلاید 28: اثر بدنه اتصال سورس به بدنه VSB=0 و بدنه دیگر نقشی ندارد.در ساخت چند ماسفت بر روی یک بدنه VSB=0 بدنه تاثیرگذار می شود.بدنه در NMOS به منفی ترین ولتاژ ( برخلاف PMOS )Vt0 : ولتاژ آستانه به ازای VSB=0 : پارامتر فرآیند ساخت : پارامتر فیزیکی تغییر VSB تغییر Vt تغییر ID پس بدنه به صورت گیت دیگر بر روی ID تاثیر می گذارد.

اسلاید 29: اثر دما t = 1°C Vt(2mV ) ID K ID IDاثر K غالب

اسلاید 30: پدیده شکست و حفاظت ورودی VD (بین درین و بدنه)PN شکست بهمنی پیوند50 <VD<100 IDVGS > 50 شکست اکسید گیتبرای جلوگیری از انباشته شدن بار بر روی خازن گیت ماسفتاستفاده از دیودهای محافظ در ورودی مدار

اسلاید 31: مثال3-1

اسلاید 32: مثال3-2

اسلاید 33: تمرین

29,000 تومان

خرید پاورپوینت توسط کلیه کارت‌های شتاب امکان‌پذیر است و بلافاصله پس از خرید، لینک دانلود پاورپوینت در اختیار شما قرار خواهد گرفت.

در صورت عدم رضایت سفارش برگشت و وجه به حساب شما برگشت داده خواهد شد.

در صورت بروز هر گونه مشکل به شماره 09353405883 در ایتا پیام دهید یا با ای دی poshtibani_ppt_ir در تلگرام ارتباط بگیرید.

افزودن به سبد خرید